XA-9974 PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the application of:

Shinichi SHUTO et al.

Appln. No.: 10/712,996

Group Art Unit: 2838

Filed: November 17, 2003

For: MEMORY APPARATUS/SEMICONDUCTOR PROCESSING SYSTEM

* * *

TRANSMITTAL OF CERTIFIED COPY OF PRIORITY DOCUMENT

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Submitted herewith is a certified copy of priority

Japanese Patent Application No. 2003-089691 filed March 28,

2003.

Respectfully submitted,

By

Mitchell W Shapiro

Reg. No. 31,568

MWS:lat

Miles & Stockbridge P.C. 1751 Pinnacle Drive Suite 500 McLean, Virginia 22102-3833 (703) 903-9000

April 21, 2004

A STATE OF THE STA

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 3月28日

出 願 番 号 Application Number:

特願2003-089691

[ST. 10/C]:

[JP2003-089691]

出 願 人

Applicant(s):

株式会社日立製作所

2003年10月20日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】 特許願

【整理番号】 H03000411

【提出日】 平成15年 3月28日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 1/32

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 首藤 新一

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 田村 隆之

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 熊原 千明

【特許出願人】

【識別番号】 000005108

【氏名又は名称】 株式会社日立製作所

【代理人】

【識別番号】 100089071

【弁理士】

【氏名又は名称】 玉村 静世

【電話番号】 03-5217-3960

【手数料の表示】

【予納台帳番号】 011040

【納付金額】 21,000円

ページ: 2/E

V

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体処理装置

【特許請求の範囲】

【請求項1】 インタフェース制御回路と処理回路を有し外部装置に装着されて動作電源の供給を受ける半導体処理装置であって、

前記インタフェース制御回路は、外部装置から引き抜かれるとき外部装置から の電源供給遮断前に外部装置の所定の端子から分離する第1外部端子に生ずる電 位変化を検出し、動作状態の処理回路に終了処理を指示することを特徴とする半 導体処理装置。

【請求項2】 インタフェース制御回路と処理回路を有し外部装置に装着されて動作電源の供給を受ける半導体処理装置であって、

前記インタフェース制御回路は、外部装置から引き抜かれるとき外部装置から の電源供給遮断前に外部装置の所定の端子から分離する第1外部端子に生ずる電 位変化を検出し、電源遮断の発生を示すフラグを保存することを特徴とする半導 体処理装置。

【請求項3】 インタフェース制御回路と処理回路を有し外部装置に装着されて動作電源の供給を受ける半導体処理装置であって、

前記インタフェース制御回路は、外部装置から引き抜かれるとき外部装置から の電源供給遮断前に外部装置の所定の端子から分離する第1外部端子に生ずる電 位変化を検出し、電源回路を起動させて処理回路の動作電源を補うことを特徴と する半導体処理装置。

【請求項4】 前記第1外部端子に接続するモニタ端子を有し、前記モニタ端子は前記第1外部端子に生ずる電位変化をホスト装置にモニタ可能にする端子であることを特徴とする請求項1乃至3の何れか1項記載の半導体処理装置。

【請求項5】 前記第1外部端子はリセット指示の解除後に第1電圧にされるリセット端子であり、前記リセット端子は第2外部端子に抵抗素子を介して接続され、前記第2外部端子は外部装置から前記第1電圧とは逆極性の第2電圧が供給されることを特徴とする請求項1乃至3の何れか1項記載の半導体処理装置

2/

【請求項6】 前記第1外部端子は処理回路の動作動作状態において第1電圧にされる外部端子であり、前記外部端子は第2外部端子に抵抗素子を介して接続され、前記第2外部端子は外部装置から前記第1電圧とは逆極性の第2電圧が供給されることを特徴とする請求項1乃至3の何れか1項記載の半導体処理装置。

【請求項7】 前記第1電圧は回路の接地電圧であり第2電圧は電源電圧であり、第2外部端子は外部電源端子であることを特徴とする請求項5又は6記載の半導体処理装置。

【請求項8】 前記第1電圧は電源電圧であり第2電圧は回路の接地電圧であり、第2外部端子はグランド源端であることを特徴とする請求項5又は6記載の半導体処理装置。

【請求項9】 第1外部端子は複数のグランド端子の内の一つであり、前記一つのグランド端子は抵抗素子を介して電源端子に接続されることを特徴とする請求項1乃至3の何れか1項記載の半導体処理装置。

【請求項10】 前処理回路は電気的に消去及び書き込み可能な不揮発性メモリであり、前記インタフェース制御回路は外部インタフェース制御と前記不揮発性メモリに対すメモリ制御を行う制御回路であることを特徴とする請求項1記載の半導体処理装置。

【請求項11】 前記終了処理は、消去及び書き込み処理途中の不揮発性メモリセルの閾値電圧を所定の閾値電圧分布に揃える処理であることを特徴とする請求項10記載の半導体処理装置。

【請求項12】 前記終了処理は、消去及び書き込み処理途中の不揮発性メモリセルのブロックを識別可能な識別フラグをセットして保存する処理であることを特徴とする請求項10記載の半導体処理装置。

【請求項13】 前記終了処理は、消去及び書き込み処理の途中の不揮発性 メモリセルに対する完全遂行処理を含むことを特徴とする請求項12記載の半導 体処理装置。

【請求項14】 外部装置の対応端子に着脱可能な複数の外部端子と、前記 複数の外部端子に接続する第1処理回路と、前記第1処理回路の制御を受ける第 2 処理回路と、前記複数の外部端子の内の第 1 外部端子と第 2 外部端子とを接続する抵抗素子と、を有し、

前記第1外部端子は第2処理回路の動作状態において第1電圧にされ、

前記第2外部端子は第2電圧を受け、

前記第1処理回路は、前記外部装置から離脱するとき外部装置からの電源供給 が遮断される前に前記第1外部端子が前記第1電圧から第2電圧に変化するのを 検出してそれに応答する処理を行うことを特徴とする半導体処理装置。

【請求項15】 前記第1外部端子はリセット指示の解除後に第1電圧にされるリセット端子であることを特徴とする請求項14記載の半導体処理装置。

【請求項16】 外部装置の対応端子に着脱可能な複数の外部端子と、前記複数の外部端子に接続する第1処理回路と、前記第1処理回路の制御を受ける第2処理回路と、前記複数の外部端子の内の第1外部端子と第2外部端子とを接続する抵抗素子と、を有し、

前記第1外部端子は複数のグランド端子の内の一つであり、

前記第2端子は電源端子であり

前記第1処理回路は、前記外部装置から離脱するとき外部装置からの電源供給 が遮断される前に前記第1外部端子が回路の接地電圧から電源電圧に変化するの を検出してそれに応答する処理を行うことを特徴とするする半導体処理装置。

【請求項17】 外部装置から引き抜かれるとき前記第1外部端子は他のグランド端子に比べて外部装置の対応端子から早く分離される配置を有することを特徴とする請求項16記載の半導体処理装置。

【請求項18】 前記第2処理回路は電気的に消去及び書き込み可能な不揮発性メモリであり、前記第1処理回路は外部インタフェース制御と前記不揮発性メモリに対すメモリ制御を行う制御回路であることを特徴とする請求項14又は16記載の半導体処理装置。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、ATA(ATアタッチメント)カード又はCF(コンパクトフラッ

シュ)カード等の規格に準拠したフラッシュメモリカードに代表されるカード型 電子装置等の半導体処理装置に関し、特に動作中における半導体処理装置の不所 望な抜き取りによるデータ破壊の防止もしくはデータ復旧を可能にする技術に適 用して有効な技術に関する。

[0002]

【従来の技術】

カードスロットに対するATAカード等の装着及び引き抜き検出にはカード内でプルダウンされた端子とカードスロット内部でプルアップされた端子との対応端子を用いる。カードスロットにカードが装着されて前記対応端子が接続されるとカードスロットの対応端子がグランドに引かれ、当該対応端子を監視するカードスロット内のインタフェース回路がカードの装着を検出してカードに動作電源の供給を開始する。カードの引き抜き時は先に前記対応端子が分離することによってカードスロットのインタフェース回路が当該端子が電源電圧にされるのを検出することによりカード引き抜きを検出する。カードスロットのインタフェース回路はカード引き抜きを検出して動作電源の供給を停止する(特許文献1参照)

[0003]

【特許文献1】

特開2000-99215号公報(図5)

[0004]

【発明が解決しようとする課題】

しかしながら上記従来技術はカード引き抜きによる電源遮断によってカード側で発生する不都合について考慮されていない。本発明者の検討によれば、フラッシュメモリカードにデータの書込みを行っている最中にカードが引き抜かれて動作電源の供給が遮断され、電源電圧が低下する中でメモリ部に単にデータ書き込み動作を続けるとメモリ部に悪影響を及ぼす場合がある。例えば、書込み処理前の消去処理を行ったところで動作電源が遮断されると、過消去状態の不揮発性メモリセルが残る場合がある。ここで過消去状態の不揮発性メモリセルとは、消去状態のメモリセルのしきい値電圧が含まれるべきしきい値電圧分布を超えて、メ

5/

モリセルのしきい値電圧が変化している状態をいい、例えば消去状態のしきい値電圧分布が低電圧側にある場合、しきい値電圧がしきい値電圧分布よりも低い電圧になり負電圧状態になっている様なメモリセルを指す。しきい値電圧が負電圧になっている様なメモリセルではワード線に非選択レベルの電圧(例えばOV)を印可したとしても、メモリセルはオン状態となりチャネルに電流が流れてしまう。このような過消去メモリセルがノーマリ・オンの状態になると、これとビット線を共有するメモリセルは誤動作を生ずる。これに対しては、過消去メモリセルを残さないようにする、過消去メモリセルの発生の虞を把握して後から復旧や救済処理を可能にする、或は、誤動作の虞のある回路部分を後から切り離し可能にする、等の対策を講ずることが必要になる。

[0005]

そのために、①予備バッテリを持つ、②容量の大きなコンデンサを持つ、③データ領域の2重化、④ユーザへの注意徹底等で対処することも可能である。しかしながら、①小型のカードでは予備バッテリを搭載する容積的な余裕はない。また原価も上昇する。②容量の大きなコンデンサも①と同様である。③データの管理方式が複雑になる。④全てのユーザへの徹底は不可能である。

[0006]

本発明の目的は、カード引き抜きによる電源遮断による不都合を比較的容易に 解消することができるカード型電子装置に代表される半導体処理装置を提供する ことにある。

[0007]

本発明の別の目的は、カード引き抜きによる電源遮断による不都合をメモリや データ管理方式等に応じて対策することが可能なカード型電子装置に代表される 半導体処理装置を提供することにある。

[0008]

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

$[0\ 0\ 0\ 9]$

【課題を解決するための手段】

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下 記の通りである。

$[0\ 0\ 1\ 0\]$

[1] 半導体処理装置例えばカード型電子装置(1)は、インタフェース制御 回路(4)と処理回路(5)を有し外部装置例えばカードスロット(11)に装 着されて動作電源の供給を受ける。カード引き抜きによる電源遮断による不都合 を解消する第1形態として、前記インタフェース制御回路は、カードスロットか ら引き抜かれるときカードスロットからの電源供給遮断前にカードスロットの所 定の端子(P1、Pvs2)から分離する第1外部端子(H1、Fvs2)に生 ずる電位変化を検出し、動作状態の処理回路に終了処理を指示する。上記より、 電源供給が完全に遮断される前にカード型電子装置は自らで終了処理を行うこと ができる。

$[0\ 0\ 1\ 1]$

第2形態として、前記インタフェース制御回路は、カードスロットから引き抜 かれるときカードスロットからの電源供給遮断前にカードスロットの所定の端子 から分離する第1外部端子に生ずる電位変化を検出し、電源遮断の発生を示すフ ラグを不揮発性ラッチ回路(25)に保持する。上記より、インタフェース制御 回路は電源投入後にフラグをチェックし、電源遮断発生の有無を判別し、電源遮 断が有ったときは、処理回路の異常を検出し、必要に応じて復旧処理を行えばよ 111

$[0\ 0\ 1\ 2]$

第3形態として、前記インタフェース制御回路は、カードスロットから引き抜 かれるときカードスロットからの電源供給遮断前にカードスロットの所定の端子 から分離する第1外部端子に生ずる電位変化を検出し、電源回路例えばチャージ ポンプ回路(30)を起動させて処理回路の動作電源を補う。上記より、電源供 給が完全に遮断されるまでの時間を引き延ばすことができ、その間に必要な処理 を完了することが容易になる。チャージポンプ回路のような電源回路は元々処理 回路に内蔵されているもの、或はそれ専用に増設されたもの、の何れであっても よい。

[0013]

動作状態の処理回路に対する終了処理の指示状況を逸早くホスト装置にも知らせるには、前記第1外部端子に接続するモニタ端子(H2)を設ける。前記モニタ端子は前記第1外部端子に生ずる電位変化をホスト装置にモニタ可能にする端子である。

[0014]

[2]電源遮断検出の第1形態として、前記第1外部端子(H1)はリセット指示の解除後に第1電圧にされるリセット端子であり、前記リセット端子は第2外部端子(Hvd)に抵抗素子(7)を介して接続され、前記第2外部端子はカードスロットから前記第1電圧とは逆極性の第2電圧が供給される。

[0015]

第2形態として、前記第1外部端子は処理回路の動作状態において第1電圧にされる外部端子であり、前記外部端子は第2外部端子に抵抗素子を介して接続され、前記第2外部端子はカードスロットから前記第1電圧とは逆極性の第2電圧が供給される。前記外部端子は、例えば処理回路が動作中であることを間接的に示し得る信号端子である。

[0016]

上記第1及び第2形態において、前記第1電圧は回路の接地電圧(GND)であり第2電圧は電源電圧(Vdd)であり、第2外部端子は外部電源端子(Hvd)である。その逆であってもよい。即ち、前記第1電圧は電源電圧(Vdd)であり第2電圧は回路の接地電圧(GND)であり、第2外部端子はグランド源端(Hvs)である。

[0017]

電源遮断検出の第3形態として、第1外部端子は複数のグランド端子(Fvs1, Fvs2) の内の一つ(Fvs2) であり、前記一つのグランド端子は抵抗素子(Fv4) に接続される。

[0018]

電源遮断検出の何れの形態であっても、電源供給端子はカードスロットの対応 端子に対し第1外部端子が分離された後に分離される。

[0019]

[3] 本発明が不揮発性メモリカードに適用される場合、前処理回路は電気的に消去及び書き込み可能な不揮発性メモリ(5)であり、前記インタフェース制御回路は外部インタフェース制御と前記不揮発性メモリに対すメモリ制御を行う制御回路(4)である。

[0020]

このとき、前記終了処理は、例えば消去及び書き込み処理途中の不揮発性メモリセルの閾値電圧を所定の閾値電圧分布に揃える処理である。データの書込み途中で不所望な電源遮断が発生しても過消去状態のメモリセルが残らない。

[0021]

別の例として前記終了処理は、消去及び書き込み処理途中の不揮発性メモリセルのブロック(消去及び書き込み単位)を識別可能な識別フラグをフラッシュメモリにセットして保存する処理である。これにより、インタフェース制御回路は電源投入後に不揮発性メモリ上の識別フラグをチェックし、消去及び書き込み処理途中で電源遮断が発生したメモリブロックの有無を判別し、そのようなメモリブロックに対しては過消去による不都合を生じないように、データ管理方式等に応じてメモリブロックの代替などの復旧処理を行えばよい。

$[0\ 0\ 2\ 2]$

識別フラグのセットと共に消去及び書き込み処理途中の不揮発性メモリセルに 対する完全遂行処理を併用してもよい。

[0023]

[4]本発明の別の観点による半導体処理装置例えばカード型電子装置は、外部装置例えばカードスロットの対応端子に着脱可能な複数の外部端子と、前記複数の外部端子に接続する第1処理回路(4)と、前記第1処理回路の制御を受ける第2処理回路(5)と、前記複数の外部端子の内の第1外部端子と第2外部端子とを接続する抵抗素子(7)と、を有する。前記第1外部端子は第2処理回路の動作状態において第1電圧にされる。前記第2外部端子は第2電圧を受ける。前記第1処理回路は、前記カードスロットから離脱するときカードスロットからの電源供給が遮断される前に前記第1外部端子が前記第1電圧から第2圧に変化

するのを検出してそれに応答する処理を行う。応答する処理は前記終了処理の指示などである。

[0024]

前記第1外部端子は、例えば、リセット指示の解除後に第1電圧にされるリセット端子である。

[0025]

例えば前記第2処理回路は電気的に消去及び書き込み可能な不揮発性メモリであり、前記第1処理回路は外部インタフェース制御と前記不揮発性メモリに対すメモリ制御を行う制御回路である。

[0026]

本発明の更に別の観点による半導体処理装置例えばカード型電子装置は、外部装置例えばカードスロットの対応端子に着脱可能な複数の外部端子と、前記複数の外部端子に接続する第1処理回路と、前記第1処理回路の制御を受ける第2処理回路と、前記複数の外部端子の内の第1外部端子と第2外部端子とを接続する抵抗素子と、を有する。前記第1外部端子は複数のグランド端子の内の一つである。前記第2端子は電源端子である。前記第1処理回路は、前記カードスロットから離脱するときカードスロットからの電源供給が遮断される前に前記第1外部端子が回路の接地電圧から電源電圧に変化するのを検出してそれに応答する処理を行う。例えば、前記第1外部端子は、カードスロットから引き抜かれるとき他のグランド端子に比べてカードスロットの対応端子からの早く分離される配置を有する。

[0027]

【発明の実施の形態】

図1には本発明に係る半導体処理装置の一例であるフラッシュメモリカードが 例示される。同図に示されるフラッシュメモリカードは例えばPCMCIA(Pe rsonal Computer Memory Card International Association)の規格に準拠した PCカードの一種である。

[0028]

フラッシュメモリカード1はカード基板2にインタフェース端子部3、コント

ローラ4及び電気的に消去及び書込み可能な不揮発性メモリの一種であるフラッ シュメモリメモリ5が搭載されて構成される。インタフェース端子部3はパーソ ナルコンピュータなどのカードホスト装置10に設けられているカードスロット 11に着脱される。インタフェース端子の種類及び物理的構成はメモリカードが 準拠する規格に従って決定される。例えば、インタフェース端子部3には電源端 子Hvd、接地端子Hvs、カードディテクト端子Hcd、及び複数の信号端子 H1~Hnが設けられる。信号端子H1~Hnにはクロック信号端子を含んでい る。カードスロット11にはそれらに対応する端子として、電源端子Pvd、接 地端子Pvs、カードディテクト端子Pcd、及び複数の信号端子Pl~Pnが 設けられる。例えばカードスロット11側のインタフェース端子Pvd、Pvs 、Pcd、P1~Pnはピン、メモリカード側のインタフェース端子Hvd、H Vs、Hcd、H1~Hnはピンが挿入されるホールによって構成される。ホー ルで構成されるインタフェース端子Hvd、Hvs、Hcd、H1~Hnの先端 部は揃えられている。ピンで構成されるインタフェース端子Pvd、Pvs、P cd、Pl~Pnは電源系端子Pvd, Pvsの先端部が最も突出され、その次 に信号端子P1~Pn、カードディテクト端子Pcdの順に短くされる。

[0029]

カードスロット11のインタフェース端子Pvd, Pvs, Pcd, P1~Pnは図示を省略するカード制御部に接続され、カード装着分離の検出、カード装着分離検出に応ずる電源の供給と停止の制御、信号インタフェース制御を行う。特に図示はしないが、メモリカード内でカードディテクト端子Hcdはプルダウンされ、カードスロット内部でカードディテクト端子Pcdはプルアップされる。カードスロット11にメモリカード1が装着されて前記対応端子HcdとPcdが接続されるとカードスロット11の端子Pcdが回路の接地電圧(グランド電圧)GNDに引かれ、当該対応端子を監視するカードスロット11内のインタフェース回路がカードの装着を検出してメモリカード1に動作電源の供給を開始する。メモリカード1の引き抜き時は先に前記カードディテクト端子PcdとHcdが分離することによってカードスロット11のインタフェース回路が当該端子が電源電圧にされるのを検出することによりカード引き抜きを検出する。カー

ドスロット11のインタフェース回路はカード引き抜きを検出して動作電源の供給を停止する。

[0030]

メモリカード1においてコントローラ4及びフラッシュメモリ5は電源端子H v d とグランド端子H v s に接続され、カードスロット11より動作電源の供給を受ける。コントローラ4はホスト装置とのインタフェース制御を行い、またフラッシュメモリ5に対しメモリインタフェース制御を行う。

[0031]

フラッシュメモリ5は、電気的に消去及び書き込み可能な多数の不揮発性メモリセルがマトリクス配置されたメモリマットを有する。前記不揮発性メモリセルは、特に制限されないが、ソース(ソース線接続)、ドレイン(ビット線接続)、チャネル、チャネル上に相互に絶縁されて積み上げられたフローティングゲート及びコントロールゲート(ワード線接続)を持つスタックドゲート構造とされる。例えばワード線に負の高電圧を印加してフローティングゲートから電子をウェル領域に引き抜くことによって消去処理が行なわれ、また、ワード線電圧に正の高電圧を印加してドレイン領域からフローティングゲートへホットキャリアを注入して書込み処理が行なわれる。消去処理と書込み処理ではその後のコントロールゲートから見た閾値電圧が相違され、この相違により情報記憶を行う。

[0032]

コントローラ4はフラッシュメモリ5をハードディスク互換のファイルメモリとしてアクセス制御する。例えば、フラッシュメモリ5のデータ領域をセクタ単位でアクセス可能にアドレス管理すると共に、不良セクタに対する代替セクタの割り当て制御などを行う。フラッシュメモリ5に対するアクセスでは、物理アドレスを用いて、消去処理、書込み処理、読み出し処理のアクセス制御を行う。

[0033]

メモリカード1自らがカードスロット11からの引き抜きを検出する構成について説明する。図1の例では信号端子H1が電源端子Hvdに抵抗素子7でプルアップされる。信号端子H1は、カードホスト装置10の対応端子P1に接続されているとき、カードホスト装置10からのリセット指示の解除後に接地電圧G

NDにされるリセット端子である。リセット端子P1は出力端子であり、カードホスト装置10はメモリカード1の装着を検出すると、リセット端子P1をハイレベルのパルス状に変化させてコントローラ4を初期化する。その後リセット端子P1は常時ローレベルを維持する。この意味において、コントローラ4からの指示に応答してフラッシュメモリ5が消去及び書込み処理等を行っているビジー状態においてローレベルにされる信号の一つと位置付けることができる。

[0034]

図2にはメモリカード1がカードホスト装置10に装着されている状態を示す。図2においてリセット端子P1とグランド端子Pvsの間にスイッチが図示されているが、このスイッチはリセット解除後にオン状態にされてリセット端子P1をローレベルにするための回路要素を模式的に示すものである。

[0035]

図2の状態において、リセット端子H1は接地電圧GNDを維持する。カードホスト装置10からメモリカード1を引き抜こうとすると、先ず最初にカードディテクト端子Hcdがカードスロット11の対応端子Pcdから分離し、カードホスト装置10のカードコントローラは端子Pvdに対する動作電源の供給を停止する。動作電源の供給が停止されてもカードホスト装置10側の電源供給系における寄生容量成分により、実際に端子Pvd, Hvdの電源電圧が低下するには比較的時間がかかる。この間に、先ず、リセット端子H1がカードホスト装置10の信号端子P1から離脱する。これにより、リセット端子H1は抵抗素子7を介して電源電圧Vddが印加され、ハイレベルに反転される。リセット端子H1のハイレベルはラッチ回路22に保持され、ラッチ回路22の出力信号23によってフラッシュメモリ5に終了処理が指示される。この後、更にメモリカード1が引き抜かれてカードスロット11の端子Pvd, Pvsからメモリカード1の端子Hvd, Hvsが離脱するまでには時間が有り、この間に、フラッシュメモリ5は前記指示に応答して終了処理を完了する。

[0036]

前記終了処理は、例えば消去及び書き込み処理途中の不揮発性メモリセルの閾 値電圧を所定の閾値電圧分布に揃える処理(書き上げ処理とも称する)である。

ここでは終了処理の指示信号23はフラッシュメモリ5のリセット信号(res e t) である。フラッシュメモリ5は消去処理又は書き込み処理の途中でリセッ ト信号がアサートされると、書き上げ処理を行う。例えばフラッシュメモリにお いて消去及び書込みがワード線単位のメモリセルに対して行なわれるとすると、 書き上げ処理とは過消去もしくはそれに近い消去状態のメモリセルに対して軽い 書き込みを行う処理である。軽い書き込みとは、書き込み高電圧印加時間を通常 の書き込み処理よりも短くする書き込み処理であり、消去対象のメモリセルのう ち、しきい値電圧が負電圧となっているメモリセルのしきい値電圧を正電圧にま で高くする処理である。ワード線単位に消去及び書込が行われる場合に、ワード 線に書込電圧を印可した場合、しきい値電圧が負電圧となっているメモリセルで は電荷を蓄積する電荷蓄積層に印可される電位差が、しきい値電圧が正電圧とな っているメモリセルの電荷蓄積層に印可される電位差に比べて大きくなるため、 しきい値電圧が負電圧となっているメモリセル程、早く書込が行われることにな る。書き上げ処理では過消去状態特にしきい値電圧が負電圧状態になっているメ モリセルのしきい値電圧を正電圧にすることが目的であるため、通常の書込処理 よりも書込電圧の印加時間は短くて良い。これにより、フラッシュメモリカード 1は、電源供給が完全に遮断される前に、データの書込み途中で不所望な電源遮 断が発生しても過消去状態のメモリセルが残らないように、自らで処理を行うこ とができる。

[0037]

別の終了処理として、消去及び書き込み処理途中の不揮発性メモリセルのブロックを識別可能な識別フラグをセットして保存する。識別フラグの格納場所はフラッシュメモリの識別フラグ専用領域であっても、或はセクタ管理領域であってもよい。セクタ管理領域の場合には、その後の電源投入によって読み出し可能であることが保証されなければならない。この意味では、識別フラグ専用領域を用いた方が高い信頼性を得る。この時の終了処理の指示もフラッシュメモリ5に対するリセット信号(seset)として与えられればよい。このリセット信号(reset)がアサートされたとき消去処理又は書き込み処理中であれば上記識別フラグを格納する終了処理を行えばよい。これにより、コントローラ4は電源

投入後にフラッシュメモリ5上の識別フラグをチェックし、消去及び書き込み処理途中で電源遮断が発生したメモリブロックの有無を判別し、そのようなメモリブロックに対しては過消去による不都合を生じないように、データ管理方式等に応じてメモリブロックの代替などの復旧処理を行えばよい。

[0038]

識別フラグのセットと共に消去及び書き込み処理途中の不揮発性メモリセルに 対する完全遂行処理を併用してもよい。セクタの代替を減らすことができ、代替 セクタの消費を抑えることが可能になる。

[0039]

図4には終了処理の指示経路の別の例が示される。コントローラ4にはインタフェース制御及びメモリ制御用のマイクロコンピュータ20が設けられている。マイクロコンピュータ20のコントロールレジスタ(図示を省略)の1ビットはカード引き抜き検出機能を有効にするか否かを設定するための設定ビットを有する。この設定ビットは論理値"1"でカード引き抜き検出機能を有効とする。この有効ビット信号は端子H1の信号と共に2入力論理積(AND)ゲート21に入力され、その出力をD型ラッチ回路22のクロック端子で受ける。D型ラッチ回路22のデータ端子Dは接地端子Vssに接続され、その出力端子Qからフラッシュメモリに対するリセット信号23(reset)が出力される。フラッシュメモリーカード1はカードスロット11に対して任意の着脱を許容しない、ハードディスクと完全互換の用途もあり、その時は終了処理の指示は全く不用になる。このとき設定ビットは論理値"0"固定されればよい。

[0040]

図5には終了処理のモニタ端子を設けた例が示される。フラッシュメモリ5に対する終了処理の指示状況を逸早くカードホスト装置10にも知らせるには、前記外部端子H1に接続するモニタ端子H2を設ける。前記モニタ端子H2は前記外部端子H1に生ずる電位変化をカードホスト装置10にモニタ可能にする端子である。これにより、カードホスト装置10は書き込みデータの待避などを行って電源遮断時のデータを再度書き込みを可能にすることが可能になる。また、消去及び書き込み処理中のカード引き抜き禁止についてユーザに注意を促すことが

できる。

[0041]

カードスロット11からの引き抜き検出の別の構成について説明する。図6の 例では信号端子H1がグランド端子Hvsに抵抗素子7でプルダウンされる。信 号端子H1に供給されるリセット信号RSTは上記とは逆にローレベルパルスで リセット処理を指示し、その後ハイレベルに維持される。図6にはメモリカード 1がカードホスト装置 10に装着されている状態を示す。この状態において、信 号端子H1は電源電圧Vddを維持する。図7のようにカードホスト装置10か らメモリカード1を引き抜こうとすると、先ず最初にカードディテクト端子Hc dがカードスロット11の対応端子Pcdから分離し、カードホスト装置10の カードコントローラ 4 は端子Pvdに対する動作電源の供給を停止する。動作電 源の供給が停止されてもカードホスト装置10側の電源供給系における寄生容量 成分により、実際に端子Pvd,Hvdの電源電圧が低下するには比較的時間が かかる。この間に、先ず、信号端子H1がカードホスト装置10の信号端子P1 から離脱する。これにより、信号端子H1は抵抗素子7を介して接地電圧GND が印加され、ローレベルに反転される。端子H1のローレベルはラッチ回路22 に保持され、ラッチ回路22の出力信号23によってフラッシュメモリ5に終了 処理が指示される。この後、更にメモリカード1が引き抜かれてカードスロット 11の端子Pvd,Pvsからカードの端子Hvd,Hvsが離脱するまでには 時間が有り、この間に、フラッシュメモリ5は前記指示に応答して前記同様の終 了処理を完了する。

$[0\ 0\ 4\ 2]$

カードスロット11からの引き抜き検出の別の構成について説明する。図8の例ではカードの引き抜きによる信号端子H1の電位変化を検出する点は上記の例と同様であり、コントローラ4はその電位変化に応答して電源遮断発生を示すフラグを保存する。保存先はフラッシュメモリ5ではなく、コントローラ4内部の不揮発性ラッチ回路25である。不揮発性ラッチ回路25は各ビットにフラッシュメモリ5と同様の不揮発性メモリセルを採用して構成される。コントローラ4は、カードホスト装置10からメモリカード1が引き抜かれようとするとき、信

号端子H1のレベルが反転されると、前記不揮発性ラッチ回路25に電源遮断の発生を示すフラグとセクタアドレスを保存する。コントローラ4は電源投入後に前記フラグをチェックし、電源遮断発生の有無を判別し、電源遮断が有ったときは、フラッシュメモリ5の電源遮断発生セクタの異常を判別し、必要に応じてセクタ代替などの復旧処理を行えばよい。

[0043]

カードスロット 1 1 からの引き抜き検出の別の構成について説明する。図 9 の例ではメモリカード 1 の引き抜きによる信号端子 H 1 の電位変化を検出する点は上記の例と同様であり、コントローラ 4 はその電位変化に応答して、チャージポンプ回路 3 0 を起動させてフラッシュメモリ 5 の動作電源を補う。上記より、電源供給が完全に遮断されるまでの時間を引き延ばすことができ、その間に必要な処理を完了することが容易になる。チャージポンプ回路 3 0 は元々フラッシュ 5 に内蔵されているもの、或はそれ専用に増設されたもの、の何れであってもよい

[0044]

図10には本発明に係るカード型電子装置の別の例であるフラッシュメモリカードが例示される。同図に示されるフラッシュメモリカードは例えばMMC (Multi Medium Card) の規格に準拠する。

[0045]

フラッシュメモリカード1はカード基板2にインタフェース端子部3、コントローラ4及び電気的に消去及び書込み可能な不揮発性メモリの一種であるフラッシュメモリメモリ5が搭載されて構成される。インタフェース端子部3はパーソナルコンピュータなどのカードホスト装置10に設けられているカードスロット11に着脱される。インタフェース端子の種類及び物理的構成はメモリカードが準拠する規格に従って決定される。例えば、インタフェース端子部3には電源端子Fvd、接地端子Fvs1、Fvs2、及び複数の信号端子F1~F4が設けられる。カードスロット11にはそれらに対応する端子として、電源端子Pvd、接地端子Pvs1、Pvs2、及び複数の信号端子P1~Pnが設けられる。例えばカードスロット11側のインタフェース端子Pvd、Pvs1、Pvs2

、P1~Pnはピン、メモリカード側のインタフェース端子Fvd、Fvs1、Fvs2、F1~F4はピンが接触される平面よって構成される。平面で構成される電源系端子Fvd、Fvs1、Fvs2と、これに対応する電源系インタフェース端子Pvd、Pvs1、Pvs2との接続分離は、Fvd、Fvs1とPvd、Pvs1との接続分離がFvs2とPvs2の接続分離に比べて先とされる。要するに、メモリカード1をカードスロット11に挿入するとき、Pvs1、Pvdが先にFvs1、Fvdに接続し、その後にPvs2がFvs2に接続する。引き抜くときはその逆で、Pvs2がFvs2から分離した後に、Pvs1、PvdがFvs1、Fvdから分離する。例えば端子Pvs2は端子Pvd、Pvs1よりも1mm短い。

[0046]

カードスロット11のインタフェース端子Pvd, Pvs1, Pvs2, P1 ~P4は図示を省略するカード制御部に接続され、カード装着分離の検出、カード装着分離検出に応ずる電源の供給と停止の制御、信号インタフェース制御を行う。

[0047]

メモリカード1においてコントローラ4及びフラッシュメモリ5は電源端子Fvdとグランド端子Fvsに接続され、カードスロット11より動作電源の供給を受ける。コントローラ4はカードホスト装置10とのインタフェース制御を行い、またフラッシュメモリ5に対しメモリインタフェース制御を行う。

[0048]

フラッシュメモリ5は、上記同様に電気的に消去及び書き込み可能な多数の不 揮発性メモリセルがマトリクス配置されたメモリマットを有し、前記不揮発性メ モリセルに高電圧が印加されて消去及び書き込みが可能にされる。

[0049]

コントローラ4はフラッシュメモリ5をハードディスク互換のファイルメモリとしてアクセス制御する。例えば、フラッシュメモリ5のデータ領域をセクタ単位でアクセス可能にアドレス管理すると共に、不良セクタに対する代替セクタの割り当て制御などを行う。フラッシュメモリ5に対するアクセスでは、物理アド

レスを用いて、消去処理、書込み処理、読み出し処理のアクセス制御を行う。

[0050]

メモリカード1自らがカードスロット11からの引き抜きを検出する構成について説明する。図10の例では端子Fvdが電源端子Fvs1に抵抗素子7でプルアップされる。

$[0\ 0\ 5\ 1]$

メモリカード1がカードホスト11に装着されている状態において、端子Fvs1は接地電圧GNDを維持する。カードホスト装置10からメモリカード1を引き抜こうとすると、端子Fvs1がカードホスト装置10の信号端子P1から離脱する。これにより、信号端子Fvs1は抵抗素子7を介して電源電圧Vddが印加され、ハイレベルに反転される。端子Fvs1のハイレベルはラッチ回路22に保持され、ラッチ回路22の出力信号23によってフラッシュメモリ5に終了処理が指示される。この後、更にメモリカード1が引き抜かれてカードスロット11の端子Pvd,Pvs2からメモリカード1の端子Fvd,Fvs2が離脱するまでには時間が有り、この間に、フラッシュメモリ5は前記指示に応答して終了処理を完了する。

[0052]

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが 、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において 種々変更可能であることは言うまでもない。

[0053]

例えば、不揮発性メモリセルには、ソース(ソース線接続)、ドレイン(ビット線接続)、チャネル、前記チャネル上で隣合って相互に絶縁形成された選択ゲート(ワード線接続)及びメモリゲート(メモリゲート制御線接続)を持つスプリットゲート構造等を採用してもよい。不揮発性メモリの情報記憶は閾値電圧の相違の他に、シリコン窒化膜などの電荷トラップ膜に対するキャリアのトラップ位置の相違によって記憶情報を決定する形式であってもよい。また、一つの不揮発性メモリセルが記憶する情報量は1ビットに限定されず、2ビット以上であってもよい。

[0054]

カード型電子装置をフラッシュメモリカードに適用する場合にはカードの規格は上記の例に限定されず、その他種々の規格のカードに適用可能である。

[0055]

カード型電子装置はフラッシュメモリカードに限定されず、SRAM (Static Random Access Memory) カード、LAN (Local area network) カード、モデムカード、グラフィックカード等であってもよい。この場合、制御情報を記憶する不揮発性記憶装置が有れば、その部分に対してはフラッシュメモリカードと同様に前記終了処理を指示すればよい。本発明は不揮発性メモリを搭載しないカード型電子装置にも適用可能である。例えば通信カードにおいて送信途中で不所望なカードの抜き出しが行なわれるときに送信先に電源遮断エラーコードを送信したり、また、通信カードにおいて受信途中で不所望なカードの抜き出しが行なわれるときには送信元に受信エラーコードを送信して、再送処理の円滑化を図るようにしてもよい。

[0056]

本発明はリムーバブルメディアなど種々のカード型電子装置等の半導体処理装置に広く適用することができる。

[0057]

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単 に説明すれば下記の通りである。

[0058]

すなわち、電源供給が完全に遮断される前にカード型電子装置に代表される半導体処理装置それ自体で引き抜きを検出し、電源遮断に至る前にそれに対所することができる。したがって、メモリカードであれば、メモリやデータ管理方式に応じて遮断対策を講ずることができる。これにより、予備バッテリを備えたり、大きなコンデンサを持たなくても済み、原価低減と小型軽量化に寄与することができる。電源遮断による不良が減り、カード型電子装置等の半導体処理装置の信頼性を向上させることができる。

【図面の簡単な説明】

図1

本発明に係る半導体処理装置の一例であるフラッシュメモリカードとカードス ロットを示す概略ブロック図である。

【図2】

メモリカードがカードホストに装着されている状態を示す概略ブロック図である。

【図3】

カードホストに装着されたメモリカードの引く抜きによって電源端子の接続が 保たれたままリセット端子が分離した過渡状態を示す概略ブロック図である。

【図4】

終了処理の指示経路の別の例を示すメモリカードの概略ブロック図である。

【図5】

終了処理のモニタ端子を設けた例を示すメモリカードの概略ブロック図である

【図6】

図1と信号端子H1の極性が異なる場合の例を示すメモリカードの概略ブロック図である。

【図7】

カードホストに装着された図6のメモリカードの引く抜きによって電源端子の接続が保たれたままリセット端子が分離した過渡状態を示す概略ブロック図である。

【図8】

カードスロットからの引き抜き検出の別の構成を備えたメモリカードの概略ブロック図である。

【図9】

カードスロットからの引き抜き検出の更に別の構成を備えたメモリカードの概略ブロック図である。

【図10】


本発明に係る半導体処理装置の別の例として図1とは異なるカード規格に準拠 するフラッシュメモリカードの概略ブロック図である。

【符号の説明】


- 1 フラッシュメモリカード
- 2 カード基板
- 3 インタフェース端子部
- 4 コントローラ
- 5 フラッシュメモリ
- 10 ホスト装置
- 11 カードスロット
- Hvd、Pvd 電源端子
- Hvs、Pvs 接地端子
- Hcd、Pcd カードディテクト端子
- H1~Hn、P1~Pn 信号端子
- 7 抵抗素子
- GND 接地電圧 (グランド電圧)
- Vdd 電源電圧
- 20 マイクロコンピュータ
- 22 D型ラッチ回路

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】



【図9】



【図10】



ページ: 1/E

【書類名】 要約書

【要約】

【課題】 カード引き抜きによる電源遮断による不都合を比較的容易に解消する ことができるカード型電子装置等の半導体処理装置を提供する。

【解決手段】 半導体処理装置は、インタフェース制御回路(4)と処理回路(5)を有し外部装置例えばカードスロット(11)に装着されて動作電源の供給を受ける。カード引き抜きによる電源遮断による不都合を解消する第1形態として、前記インタフェース制御回路は、カードスロットから引き抜かれるときカードスロットからの電源供給遮断前にカードスロットの所定の端子(P1)から分離する第1外部端子(H1)に生ずる電位変化を検出し、動作状態の処理回路に終了処理を指示する。上記より、電源供給が完全に遮断される前に半導体処理装置は自らで終了処理を行うことができる。

【選択図】 図1

特願2003-089691

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名 株式会社日立製作所